半導體FT測試流程簡介- 長裕欣業(自動化設備製造商 ...

以下將對FT測試流程做一介紹. 上圖為半導體產品測試之流程圖，其流程包括下面幾道作業 ... FT：Final Test 依Data Sheet 加上Guard Band (測試規格)。

AboutMeFBYOUTUBElasermarking二維條碼簡介IC製程及原理概述IC半導體封裝測試流程-疊層晶片TSOP封裝技術 協作平台擁有者長裕欣業CYTChang-Yu IC半導體封裝測試流程-疊層晶片TSOP封裝技術‎>‎ 半導體FT測試流程簡介 張貼者：2009年10月13日上午12:53長裕欣業CYTChang-Yu   [ 已更新2017年9月7日下午8:23 ] 資料提供人員：鍾宏亮01003/VATE,陳瑞賓07113/VATE 測試製程乃是於IC封裝後，測試封裝完成的產品的電性功能，以保証出廠IC功能上的完整性(符合DataSheet中的規格)，並對已測試的產品依其電性功能作分類（即分Bin），作為IC不同等級產品的評價依據，最後並對產品作外觀檢驗（Inspect）作業。

電性功能測試乃針對產品之各種電性參數進行測試以確定產品能正常運作，於測試之機台中，將根據產品不同之測試項目而載入不同之測試程式。

外觀檢驗之項目繁多，且視不同之封裝型態而有所不同，包含了引腳之各項性質、印字（mark）之清晰度及膠體（mold）是否損傷等項目。

而隨表面黏著技術的發展，為確保封裝成品與基版間的準確定位及完整密合，封裝成品接腳之諸項性質之檢驗由是重要。

以下將對FT測試流程做一介紹上圖為半導體產品測試之流程圖，其流程包括下面幾道作業：1. 上線備料上線備料的用意是將預備要上線測試的待測品，從上游廠商送來的包箱內拆封，並一顆顆的放在一個標準容器（幾十顆放一盤，每一盤可以放的數量及其容器規格，依待測品的外形而有不同）內，以利在上測試機台（Tester）時，待測品在分類機（Handler）內可以將待測品定位，而使其內的自動化機械機構可以自動的上下料。

�雃b新產品導入時，會要求要先確認客戶使用的Tray，避免上線生產時才發現客戶使用的Tray無法在公司內的設備中使用。

若客 戶使用特殊的Tray，在測試製程中，可能需要更換不同的機構或增加換Tray的製程站，造成成本浪費。

�靬荓�Turnkey業務時，往往封裝和測試是分開進行，但往往忽略『標準Tray』是貫穿整個製程的重要性。

2. 測試機台測試（FT1、FT2、FT3）AdvantestT5581HMemoryTester待測品在入庫後，經過入庫檢驗及上線備料後，再來就是上測試機台去測試；如前述，測試機台依測試產品的電性功能種類可以分為邏輯IC測試機、記憶體IC測試機及混合式IC（即同時包含邏輯線路及類比線路）測試機三大類，測試機的主要功能在於使PECard上發出待測品所需的電性訊號並接受待測品因此訊號後所回應的電性訊號並作出產品電性測試結果的判斷，當然這些在測試機台內的控制細節，均是由針對此一待測品所寫之測試程式（TestProgram）來控制。

即使是同一類的測試機，因每種待測品其產品的電性特性及測試機台測試能力限制而有所不同。

一般來說，待測品在一家測試廠中，會有許多適合此種產品電性特性的測試機台可供其選擇。

客戶的IC要量產前，必須完成一些工程驗證，以確保測試機及測試程式的正確性，待完成驗證後，相關數據與客戶確認無誤即會發行SetupProcedure。

�� 工程驗證的項目在『DR-T002-006測試工程驗證』這份SPEC中有明確的定義。

進行工程驗證指定項目的資料取得及和客戶資料比對的過程，我們通稱為”Correlation”。

AdvantestM6571Handler除了測試機台外，待測品要完成電性測試還需要一些測試配件：1）分類機（Handler）：1.提供測試溫度環境2.測試自動化NS6000Handler承載待測品進行測試的自動化機械結構，其內有機械機構將待測品一顆顆從標準容器內自動的送到測試機台的測試頭（TestHead）上接受測試，測試的結果會從測試機台內傳到分類機內，分類機會依其每顆待測品的電性測試結果來作分類（此即產品分Bin）的過程；此外分類機內有升溫裝置，以提供待測品在測試時所需測試溫度的測試環境，而分類機的降溫則一般是靠氮氣，以達到快速降溫的目的。

測試機台一般會有很多個測試頭（TestHead），個數視測試機台的機型規格而定，而每個測試頭同時可以上一部分類機或針測機，因此一部測試機台可以同時的與多台的分類機及針測機相連，而依連接的方式又可分為平行處理，及乒乓處理，前者指的是在同一測試機台上測試程式同時控制多台分類機進行測試，而後者是在同一測試機台上多台分類機以不同的測試程式同時進行待測品的測試。

測試分類機的機械結構在取放IC的操作時需要時間，一顆IC流程為(輸入端DUT)+測試+(DUT輸出端)。

因此即使測試時間為0秒，設 備最高產出也有上限。

改善UPH的方式：(1)選用IndexTime較短的分類機 (2)ParallelDut 測試�� 若機台的IndexTime為10秒，即使則客戶的測試程式的測試時間小於10秒，每小時的產出最高為3600/10=360 �� 在承接客戶新產品，要先了解客戶產品的測試秒數，才能換算測試程本、預估產能。

測試機和分類機必須固定在一起(稱為Ducking)，因此有定位的問題要處理，否則IC在測試時會有Contact 不良的問題，Ducking的方 式有下列兩種:�c SoftDucking: 做法是固定分類機後,移動測試頭，在將TestSocket 移動到IC擺放位置後，再將測試頭固定，達到固定的做法。

(因換線時，較費人力、時間,因此廠內不採用)HardDucking: 在LoadBoard 和分類機中間有GuideHole及GuidePin提供固定位置，只要GuidePin及GuideHole對準，就算定位完成(因此換線較快)。

MemoryTester和Handler 的連接面己經是HardDucking 的設計。

在LogicTest則必須加上一塊 SocketBase(DuckingInterface)。

其構造為一塊中間挖空的鐵塊。

挖空的部份必需依TestSocket來設計，外框則必需Handler連接面大小來設計。

因此使用不同的TestSocket及Handler，就需要不同的SocketBase。

2）測試程式（TestProgram）：CP,FT,QC,QA,Characterization每批待測產品都有在每個不同的測試階段，如果要上測試機台測試，都需要不同的測試程式，不同品牌的測試機台，其測試程式的語法並不相同，因此即使此測試機台有能力測試某待測品，但卻缺少測試程式，還是沒有用；一般而言，因為測試程式的內容與待測品的電性特性息息相關，所以大多是客戶提供的。

CP：WaferSortTest與Speed無關的GoodDie的篩檢。

FT：FinalTest依DataSheet加上GuardBand(測試規格)。

QC：QualityControl依DataSheet(產品規格)QA：QualityAssuranceCharacterization：產品電氣特性 3）測試機台介面    SocketGuideTestDutAdvantestHiFixLoad/DutBoard這是一個要將待測品接腳連接上測試機台的測試頭上的訊號傳送接點的一個轉換介面，此轉換介面，依待測品的電性特性及外形接腳數的不同而有很多種類，如：Hi-Fix（記憶體類產品）、FixtureBoard（邏輯類產品）、LoadBoard（邏輯類產品）、AdoptBoard+DUTBoard（邏輯類產品）、Socket（接腳器，依待測品其包裝方式、接腳的分佈位置及腳數而有所不同）。

每批待測品在測試機台的測試次數並不相同，這完全要看客戶的要求，一般而言邏輯性的產品，只需上測試機台一次（即FT1）而不用FT2、FT3，如果為記憶體IC則會經過二至三次的測試，而每次的測試環境溫度要求會有些不同，測試環境的溫度選擇，有三種選擇，即高溫、常溫及低溫，溫度的度數有時客戶也會要求，而即於那一道要用什麼溫度，這也視不同客戶的不同待測品而有所不同。

一般而言，商用IC的低溫約-10℃~0℃,高溫約為70℃~80℃。

若是IC是屬於工業規格，低溫會測到-45℃，高溫會測到90℃。

一般常溫係指室溫，分類機在溫度的設定為NoControl。

測試愈低溫時，氮氣的消耗量會愈大，相對的製造成本會增加。

測試愈低溫時，需要昇溫除濕的時間和次數要增加，相對的製造成本會增加。

每次測試完，都會有測試結果報告(SummaryReport)，若測試結果不佳(LowYield、Open/Short過高�}etc.)，則可能會產生Hold住本批待測品的現象產生，此時工程師會先就不良原因進行分析，進行處理，必要時通知客戶。

產品本身的良率對測試成本有非常大的影響(影響稼動率及操作效率)假設客戶定的製程良率為90%(LSL)，實際生產時的良率為80%，則生產耗用機台為100%+(1-80%)=120%，因為LowYield，因此開立ERF由工程師分析，工程用機一小時(很快的速度)，實際的稼動可能只有80%，這還不包含Operator做Setup、AutoCal、昇降溫�}等。

�� 要達到自動化測試，必需要在Tester、HiFix、ChangeKit組立完成的情況下進行，因此TME要使用DummyIC(空包彈或FAILIC)，在機構上不斷的空跑(JamRate測試)，使生產時的發生Jam的情況降至最低(發生Jam容易造成IC外觀不良或損壞)。

通常在新購置機器設備、新製ChangeKit、PM、更換KIT、新封裝廠IC第一次上線時皆會作JamRate的驗證。

�鄄amRate有無標準?多少叫合格?答案是：『沒有!』。

但業界不成文的規定是少於0.5%，而通常新設備可達到0.05%。

3. 預燒爐（Burn-InOven）（測試記憶體IC及高單價IC才有此程序） 在測試記憶體性產品時，在FT1之後，待測品都會上預燒爐裡去BurnIn，其目的在於提供待測品一個高溫、高電壓、高電流的環境，使生命週期較短的待測品在BurnIn的過程中提早的顯現出來，降低產品在客戶使用時的FailureRate(MTBF)。

在BurnIn後必需在Burn-InWindow的時效內，待測品BurnIn物理特性未消退之前完成後續測試機台測試的流程，否則就要將待測品種回預燒爐去重新BurnIn。

在此會用到的配件包括Burn-InBoard及BurnInSocket..等。

 Burn-InWindow指IC在完成Burn-In出爐後，必須完成下一測試製程的時間。

每家客戶都有不同的挸定，例如:96小時、Burn-In站製程對IC而言屬於有破壞性，因此要特別留意:(1)Noise可能導到ICLatch-Up損壞(2).Stress電壓是否正確Burn-In的型式有下列三種：1. DynamicBurn-In(DBI)：Logic、Memory 產品適用2. MonitorBurn-In(MBI)：Logic、Memory 產品適用3. TestDuringBurn-In(TDBI)：Memory產品適用�� IC在上下Burn-InBoard時，為了確保品質及效率的考量，會考慮自動化使用AutoLoader/Unloader。

�� MemoryIC為通用性產品，Burn-InBoard尚可共用，但Logic產品通常要量身訂作。

�� Burn-InBoard 並不便宜。

  MemoryBurnInBoardLogicBurnInBoard4. 電性抽測在每一道機台測試後，都會有一個電性抽測的動作（俗稱QC或Q貨），此作業的目的在將此完成測試機台測試的待測品抽出一定數量(如依照MIL-STD-104D)，重回測試機台，看其測試結果是否與之前上測試機台的測試結果相一致，若不一致，則有可能是測試機台故障、測試程式有問題、測試配件損壞、測試過程有瑕疵、人員混bin�}..等原因，原因小者，則需回測試機台重測，原因大者，將能將此批待測品Hold住，等待工程師、生管人員與客戶協調後再作決策。

5. 電射打印（LaserMark）利用雷射打印機，依客戶的正印規格，將指定的正印打到IC的上面。

 同樣的IC，客戶會因出貨給不同的客戶、不同的測試結果�}等因素，在IC正印打上不同的LOGO。

再加上IC可能來自不同的封裝廠，膠體使用不同的材質，雷射光的強度會有所不同。

因此工程師要取得和同一來源的IC做出Sample，讓客戶認證。

��因為LaserMark站為破壞性的作業站，因此生產單位在上線時，首件檢查的動作就非常重要。

��同一批產品因為測試後分Bin要打不同的LOGO，會加製程的複雜度，使成本增加。

��不同的LOGO，會因LOGO的複雜度不同，LaserMark的UPH也會不同。

6.人工檢腳或機器檢腳檢驗待測品IC的正印、接腳的對稱性、平整性及共面度等，這部份作業有時會利用雷射掃描的方式來進行，也會有些利用人力來作檢驗。

 �� IC在整個製程中，IC不斷地有機械性接觸，可能造成彎腳。

彎腳可能造成在IC組裝到PCB後，造成短路、缺焊等問SMTLINE的問題。

�� LeadScan本身為光學量測的儀器，本身會有量測上的誤差，為了確保出貨外觀的品質，通常採用Overkill的方式來設定參數(OverkillRate由實驗中得到)，再由人工對被Overkill的IC做複檢。

7. 檢腳抽檢與彎腳修整對於彎腳品，會進行彎腳品的修復作業，然後再利用人工進行檢腳的抽驗。

 8.加溫烘烤（Baking）在所有測試及檢驗流程之後，產品必需進烘烤爐中進行烘烤，將待測品上水氣烘乾，使產品在送至客戶手中之前不會因水氣的腐蝕而影響待測品的品質。

9.包裝（Packing）將待測品依其客戶的指示，將原來在標準容器內的待測品的分類包裝成客戶所指定的包裝容器內，並作必要的包裝容器上之商標粘貼等。

10. 出貨的運送作業由於最終測試是半導體IC製程的最後一站，所以許多客戶就把測試廠當作他們的成品倉庫，以避免自身工廠的成品存放的管理，另一方面也減少不必要的成品搬運成本，因此針對客戶的要求，測試廠也提供所謂的「DoortoDoor」的服務，即幫助客戶將測試完成品送至客戶指定的地方（包括客戶的產品買家），有些客戶指的地點在海外者，便需要考慮船期的安排，如果在國內者，則要考慮貨運的安排事宜。

**Glossary**HardwareBin：將IC依測試結果做分類，各個BIN的定義依不同客戶的要求而不同，因此無法統一各BIN的定義。

且受到分類機(Handler)的限制，Logic產品最多可有4~6個HardwareBin，Memory產品一般有8個HardwareBin。

也因此會將一些同質性SoftwareBin集中成為一個HardwareBin。

SoftwareBin或Category：記錄IC最終的測試結果，通常會依測試程式中測試項目來定義，因此一組測試程式會有數十個，甚至上百個SoftwareBin。

通常只能在測試報表上看到一批貨測完後，各SoftwareBin的分佈數量。

StandardTray或StandardTube要使生產設充份稼動，必需要將待測的IC使用標準Tray或Tube。

否則就要在上線前更換KIT或重新調機，甚至先整批的貨用人工換Tray，造成成本的浪費。

因此在測試廠內會有標準Tray的規定。

所有自動化生產的設備使用標準Tray，可以減少調機的頻率及人工換Tray的成本。

邏輯IC測試機的主要構成�� MainFrame�� PECard�� VectorMemory(2M/4M/8M/16M)�� DCTU(DCTestUnit)�� ScanBoard �� PPS(ProgrammablePowerSupply)記憶體IC測試機的主要構成�� MainFrame�� PECard�� DCTU(DCTestUnit)�� PPS(ProgrammablePowerSupply)�� ALPG(AlgorithmLogicPatternGenerator)�� AFM(Option工程分析用) �� DBM(Option測試ROM使用)混合式IC（MixedSignal）測試機的主要構成�� LogicTester的基本配備�� DigitalCaptureProcessor(DCP)�� ACPCaptureProcessor(AnalogCaptureProcessor)�� AWG(ArbitraryWaveformGenerator)SOC測試機�� MixedSignalTester+MemoryTestOption PinElectronicCard的分類DriverPin:只能當作driver使用。

IOPin:除了當做driver使用外，尚可對IC做輸出信號的比對之用。

IOPin的價格就比DriverPin貴，因此Memory測試機的PECard就會有DriverPin及IOPin的區隔；而Logic測試機就幾乎全為IOPin。

BurnInEffect:IC在BurnIn完成後，IC的特性會改變。

IC內部都是電晶體構成，電晶體為半導體材料。

半導體材料的原理為電子在不同能階有不同的特性(導電帶、價電帶、絕緣帶)。

電子獲得不同的能量會導致在不同的能階。

BurnIn的過程，會使IC中的電子獲得較高的能量，增加了電子相互碰撞的機會，使得IC的操作速度變慢。

BurnIn是為了使產品出貨的MTBF達到一定水準，通常我們會用BathCurve來看:X軸為時間，Y軸為FailRate。

BurnIn的考量一.Memory產品使用先進製程：通常IC為了成本的考量，Wafer製程會不斷的Shrink(0.25um0.21um0.18um0.13um�})，而最適合用來調整/驗證製程的產品需要有線路重覆性高的特性。

例如:Memory:大多數的IDM大廠採用FPGA:UMC和Xilinx，TSMC和Altera採用等製程穩定後，再將製程技術轉移來生產Logic的產品。

二.系統中Memory中的電晶體數>>Logic元件的電晶體數，以PC為例：以Pentium-II電腦為例，一台PC中CPU的電晶體數約為7.5M，一顆64MDRAM中就有超過64M的電晶體，一條64MByteDIMMModule中的電晶體數最少有512M個電晶體，其它屬於LogicIC的晶片組及顯示晶片等只佔少數的電晶體。

Comments Signin|RecentSiteActivity|ReportAbuse|PrintPage|PoweredByGoogleSites